在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2006204155

讨论一下今年威盛analog designer笔试的最后一题

[复制链接]
发表于 2008-4-2 17:05:36 | 显示全部楼层

最基础的东西

最基础的东西
发表于 2008-4-2 17:06:38 | 显示全部楼层

最基础的东西

发表于 2008-4-2 20:26:07 | 显示全部楼层
看到大家的讨论,稍微有些思路了
发表于 2008-4-7 17:23:11 | 显示全部楼层
没有书,怎么答呀
发表于 2008-4-7 23:21:24 | 显示全部楼层


原帖由 guonanxiang 于 2008-3-26 15:31 发表
根据gray的说法,对于P输入,第一级与第二级电源对输出的影响相互抵消,因此PSRR+很好!
仔细研究page434~435,发现gray的推导有问题,对于pmos输入的二级标准运放,vdd的变化直接通过Rtail(电流源等效电阻)作用到 ...



你说的是对的,你看书看得很仔细啊,佩服!
我看过一遍没有注意到这个。 不过根据你的推导,Rgm应该比Rtail大很多才有delta(Va)=delta(vdd),而不是很小。事实上Rgm是两个ro的串联。
实际上从你的结果也看出来了,如果Rtail比Rgm大很多, 那么在原有的PSRR+上,你还可以获得几个db的提高。 所以grey的结果应该是保守的(低频),高频的时候就由各个极点的大小决定了。 你说呢?

[ 本帖最后由 nikondd 于 2008-4-7 23:36 编辑 ]
发表于 2008-4-8 14:45:52 | 显示全部楼层
推荐的这个paper不错
发表于 2008-4-8 15:46:21 | 显示全部楼层
研究研究
看看大虾们的意见
发表于 2008-4-8 21:09:28 | 显示全部楼层
见识大增
头像被屏蔽
发表于 2008-4-9 19:41:25 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2008-4-9 19:43:45 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 21:13 , Processed in 0.020676 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表