在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2006204155

讨论一下今年威盛analog designer笔试的最后一题

[复制链接]
发表于 2007-11-5 14:41:09 | 显示全部楼层


原帖由 lovexxnu 于 2007-11-2 16:16 发表



if ignoring all the capacitance, the result is right, however,

I think it is not so useful for real design..



谢谢您的意见:)
在实际设计中,电容造成的零极点我再另外分析,这样可行吗?

看到复杂的传输函数就比较头疼。。。
等待您的回复,谢谢~
发表于 2007-11-20 21:17:46 | 显示全部楼层
好东西。
发表于 2007-11-20 23:59:58 | 显示全部楼层
dddddddddddddd
发表于 2007-11-21 08:30:09 | 显示全部楼层
不完全等于环路增益
发表于 2007-11-21 16:46:02 | 显示全部楼层
大有获益啊
发表于 2007-11-21 21:02:55 | 显示全部楼层
确实是比较复杂,完全手工计算比较难
发表于 2007-11-22 13:02:11 | 显示全部楼层
觉得Allen分析的还是好复杂,不知道该怎么直观的看
发表于 2007-11-22 14:11:34 | 显示全部楼层
gray的稍微好一点,没那么复杂,不过只算了低频的。
发表于 2007-11-22 17:44:55 | 显示全部楼层
学习当中
发表于 2007-12-1 17:10:57 | 显示全部楼层
好难的问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 20:42 , Processed in 0.020270 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表