在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 2006204155

讨论一下今年威盛analog designer笔试的最后一题

[复制链接]
发表于 2010-9-28 18:47:43 | 显示全部楼层
学习中,牛人好多
发表于 2010-10-24 12:57:36 | 显示全部楼层
觉得grey书上写得很明白
发表于 2010-10-27 23:39:49 | 显示全部楼层
回复 7# scutlan


    这个分析应该只是对第一级输入对是NMOS,电流镜是PMOS的单电源情况 这个时候输入变化(即电源变化)基本都到输出的 再接个第二级PMOS VDD的变化使Vgs恒定 估计可以按照这个方法分析
    但是第一级是输入对是PMOS,电流镜是NMOS的时候,输入变化(电源变化)基本到输出是0的 也就是说电源变化对第一级基本没有影响
此时的第二级的NMOS Vgs也基本是不变的 因为源接地 同样可以得出相同的结论
发表于 2010-10-28 18:56:41 | 显示全部楼层
我还以为有友情帮助的呢!
发表于 2010-10-28 19:21:06 | 显示全部楼层
顶一个
发表于 2010-10-29 23:16:58 | 显示全部楼层
期待有人做深入的分析
发表于 2010-10-31 12:00:59 | 显示全部楼层
good ................
发表于 2010-10-31 18:10:09 | 显示全部楼层
本帖最后由 guang3000 于 2010-10-31 18:12 编辑

路过,笑而不语
发表于 2010-11-1 13:54:21 | 显示全部楼层
学习中
发表于 2010-11-2 22:40:33 | 显示全部楼层
谢谢分享~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 10:55 , Processed in 0.021413 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表