（cpld）一段.vhd程序怎么通过编译？

fanqiongjian

程序如下，在没有将mux1.vhd设为顶层之前，可以通过编译，但设为顶层之后就不行了，不知道为什么？
Library IEEE ;
use IEEE.std_logic_1164.all ;

ENTITY condsigm IS
PORT
(
high, mid, low: IN  BIT;
q: OUT INTEGER
);
END condsigm;
ARCHITECTURE maxpld OF condsigm IS
BEGIN
      q <=3 WHEN high = '1' ELSE-- when high
2 WHEN mid  = '1' ELSE-- when mid but not high
1 WHEN low  = '1' ELSE-- when low but not mid  or high
0;-- when not low, mid, or high
END maxpld;
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
WARP done.
Compilation failed.

bravelu

程序看上去没什么大问题，检查一下软件。
两点建议：
少用bit类型，改成std_logic试试。
用integer的时候规定一下range。

zhoujj

感觉没什么问题，^_^
照着斑竹的建议试试

fanqiongjian

谢谢！！！！

CliffZhang

用什么软件综合的呀？

wilson

对于BIT和std_logic的确有疑惑.请问版主到底应该如何用呢.