对于复杂逻辑电路,如何书写高效率的testbench?

JUNJUN421 · 发表于 2010-5-7 14:34:03

aliaoshaer 老兄
是否可以给我一份,想学习下复杂情况下测试的书写
我的email : junjun421@163.com

wangjunweiair · 发表于 2010-5-7 21:51:19

顶个也特别想看看高手们关于此话题的讨论

taosheng042 · 发表于 2010-5-8 19:34:18

好像有本书专门讲testbench的

icfans3 · 发表于 2010-5-18 13:00:36

aliaoshaer ，你好我现在也正在学习testbench 我的邮箱是icfans221@126.com 可以的话，希望能得到你的帮助，不胜感激~~

myhz · 发表于 2010-5-27 10:43:24

tsetbench 是模拟激励信号，因此并不要求太规范
想用verilog写tenchbench，基本上就像写C语言一样。
激励可以在程序中产生，但大型的仿真通常是由C语言写的仿真器输出激励信号，然后tnechbench将文本中的激励信号读入，
然后再输入到被仿真unit的接口。

26032603 · 发表于 2010-6-1 22:53:13

我见过最好的NIOSII教程

wswss11986 · 发表于 2010-6-10 22:07:38

我给顶上去

xinwenjygo · 发表于 2010-6-12 14:13:21

谢谢分享！！！！！

lvwinter · 发表于 2010-6-13 16:05:32

书名是啥？
13# taosheng042

eaglelsb · 发表于 2010-6-18 15:20:10

eaglelsb@126.com
也发给我参考一下，

站长推荐 /2