对于复杂逻辑电路,如何书写高效率的testbench?

fanjoice · 发表于 2010-6-18 16:04:52

表扬很好的同学。
我现在还是在用Verilog写，可能没有遇到特别复杂的情况。。。以后有机会的话讨教

kiol2001 · 发表于 2010-6-21 09:43:07

5# aliaoshaer

你好，能发给例子吗？
一直头疼验证的不充分性。

kiol2001@gmail.com

shicong · 发表于 2010-6-22 09:59:18

用 System verilog 试试

yuanshiluoji · 发表于 2010-7-28 22:07:59

顶！！！！！！！！！！！！！！！！

loveineda · 发表于 2010-7-30 15:18:18

仿真可没有固定的格式吧，一般先构造一个功能总线模型同设计连接（硬件语言之间的连接），写很多激励向量，然后利用功能总线模型和激励创造很多测试case，对设计的各个功能基本都要覆盖，所以要写覆盖各个功能的测试case，每个case包括激励和响应，从激励和响应中得出要验证的功能是否合乎功能设计的要求，这个过程逐步的逼近，直到验证覆盖了所有设计规范所要求功能，这样还不完美，但我粗略就知道这些了
《writting testbench》是本好书，可以看看

雨打溪风 · 发表于 2010-7-30 17:43:42

学习了。顶之~~~~~

AmoiBB · 发表于 2010-8-3 09:56:29

学习了，顶

TommyGG · 发表于 2010-8-10 01:51:31

建议采用专门的验证语言 + 某种方法学 + 随机验证思想 + 可重用性验证平台搭建方法 + 断言 + 简化流程的脚本 + 一台好的服务器。对于上万行的设计也能轻松搞定。

bkhzw6 · 发表于 2014-10-31 16:32:14

回复 7# eetop

那本？

对于复杂逻辑电路,如何书写高效率的testbench?

站长推荐 /1