设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog design guideline

1 234 5 / 5 页下一页

发新帖

楼主: totuwei

[资料] verilog design guideline

发表于 2018-10-26 17:15:33 | 显示全部楼层

來研讀一下

回复支持反对

发表于 2018-10-31 13:12:26 | 显示全部楼层

回复 1# totuwei

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-10-31 14:47:49 | 显示全部楼层

good documents.

回复支持反对

发表于 2018-10-31 14:48:38 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2019-6-9 18:15:17 | 显示全部楼层

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-10-20 14:27:17 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-10-21 22:14:05 | 显示全部楼层

谢谢谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-5-9 15:01:28 | 显示全部楼层

感谢

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-5-9 15:13:34 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-5-10 08:50:57 | 显示全部楼层

感谢分享

回复支持反对

1 234 5 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-31 23:44 , Processed in 0.026210 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表