设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog design guideline
12345下一页
返回列表 发新帖
楼主: totuwei

[资料] verilog design guideline

[复制链接]
发表于 2018-9-18 23:11:29 | 显示全部楼层
thank you
回复 支持 反对

使用道具 举报

发表于 2018-9-18 23:16:13 | 显示全部楼层
more useful book from RTL design
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-9-19 19:49:44 | 显示全部楼层
回复 1# totuwei


   非常感谢，呵呵。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2018-9-22 10:40:39 | 显示全部楼层
回复 13# weigaozu

share to everynoe，learn from everyone
回复 支持 反对

使用道具 举报

ceeall
发表于 2018-9-28 09:15:05 | 显示全部楼层
maybe
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-9-28 10:48:55 | 显示全部楼层
来看看
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-9-28 12:12:37 | 显示全部楼层
设计师的好文件，非常感谢您的分享！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

apteye
发表于 2018-9-29 23:14:53 | 显示全部楼层
redown.thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-10-25 13:33:40 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2018-10-25 14:05:06 | 显示全部楼层
学习学习啊
回复 支持 反对

使用道具 举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-14 02:26 , Processed in 0.017657 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表