设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog design guideline
12345下一页
返回列表 发新帖
查看: 17222|回复: 44

[资料] verilog design guideline

[复制链接]
totuwei
发表于 2018-9-17 13:32:31 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Synopsys verilog design guideline

RTL Coding Style Gold Book_Coding_Guidelines.pdf

582.33 KB, 下载次数: 286 , 下载积分: 资产 -2 信元, 下载支出 2 信元

RTL Design Style Guide for Verilog HDL.pdf

7.12 MB, 下载次数: 270 , 下载积分: 资产 -3 信元, 下载支出 3 信元
回复

举报

student321
发表于 2018-9-17 21:49:09 | 显示全部楼层
kankan
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

henry_g
发表于 2018-9-17 21:51:02 | 显示全部楼层
挺好的资料
April 25, 2006 STARC
回复 支持 反对

举报

ayamitek
发表于 2018-9-17 22:16:11 | 显示全部楼层
thanks
回复 支持 反对

举报

cdting
发表于 2018-9-18 00:56:38 | 显示全部楼层
非常感謝~~~~
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

apteye
发表于 2018-9-18 09:28:16 | 显示全部楼层
thankyou
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

alter_chen
发表于 2018-9-18 10:24:25 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

tu_yjq123
发表于 2018-9-18 21:53:37 | 显示全部楼层
多谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

reptilian99
发表于 2018-9-18 23:09:35 | 显示全部楼层
interesting
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

reptilian99
发表于 2018-9-18 23:10:44 | 显示全部楼层
useful book
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-31 23:51 , Processed in 0.021549 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表