请问,ICC会默认balance有timing path的clock嘛?还是需要自己设置balance group?

xingyun666666

回复 10# 大龄文艺男青年


    哈哈,是嘛?

  我刚开始以为是没balance好,是有latch setup violation。
  想去优化latch timing path，我应该怎么用set_clock_gating_check命令？ 是set_clock_gating_check -setup [get_pins  violation  latch的ck  pin]嘛？

atom_11

不会自动

大龄文艺男青年

   

回复  大龄文艺男青年


    哈哈,是嘛?

  我刚开始以为是没balance好,是有latch setup violation。 ...
xingyun666666 发表于 2017-9-6 14:36

                               
登录/注册后可看大图

  你说的latch 是 icg 吧？

xingyun666666

回复 10# 大龄文艺男青年


    对的,是ICG

xingyun620

回复 14# xingyun666666

妹子以前问过这问题啊，我看坛子里大家说的也就是你下面这个帖子里的方法了。
http://bbs.eetop.cn/thread-587894-1-1.html

http://bbs.eetop.cn/thread-401874-1-1.html

一下个人理解：
set_clock_gating_check -setup setup_margin，不用指定pin，让工具自动处理好了，反正这个命令要回到place

bound怎么加，我有一个思路,不知道有没有错：

foreach_in_collection icg [get_flat_cells -filter "ref_name =~  *"] {
        set icg_pin [get_object_name [get_flat_pins -of_object $icg -filter "full_name == *"]]
        set icg_fanout [get_object_name [all_fanout -from $icg_pin -levels 1]]
        create_bounds -name icg_bound_${icg} -dimension * "$icg $icg_fanout"
}

大龄文艺男青年

回复 14# xingyun666666


   可以的