请问,ICC会默认balance有timing path的clock嘛?还是需要自己设置balance group?

xingyun666666

请问,ICC会默认balance有timing path的clock吗?还是需要自己设置balance group?

xingyun666666

回复 1# xingyun666666


   顶

xingyun620

貌似不会，我刚接触一个项目，进pt看到了inter clock timing vio，skew蛮大的，感觉这东西得早点向designer确认，我后来都是硬垫buffer了，幸亏不太多。。。

xingyun620

回复 2# xingyun666666

话说我注意你id很久了

亦儿

不会自动，要自己设

xiaoyisimonguo

回复 3# xingyun620


   thank you for the replyI am learning

In your experience, do you always have to to fix the timing violation in PrimeTime?
Or there is some kind of guideline, when to send back the design to fix them in ICC?

xingyun620

回复 6# xiaoyisimonguo

我也是初接触，以我所见，如果是按照final做，一般都是PT修。不知道你们那边是不是ICC PT给不同的人跑啊，分得很细？我这边是ICC到PT到drc等都要负责的。

xingyun620

借楼问：
1.在cts时，如果想让插得inverter都插在ICG的后面以省电，具体怎么操作啊，是
set_clock_tree_exceptions -dont_buffer_nets 吗？

2.如果想让ICG跟它后面的reg放的近点，我看到坛子里基本上说的方法是加bound，能具体说说怎么加吗？

xiaoyisimonguo

回复 7# xingyun620


   Thank you for the reply
Yes, I only handle ICC run and formal verification, PrimeTime is another group

大龄文艺男青年

话说，我也注意楼主ID很久了~~~~

ps：会自动balance 相同group的时钟