设为首页收藏本站
切换到宽版

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA时序约束设计分享
12
返回列表 发新帖
楼主: peter.zh

[资料] FPGA时序约束设计分享

[复制链接]
发表于 2017-5-3 11:46:04 | 显示全部楼层
看看再说
回复 支持 反对

使用道具 举报

QQben
发表于 2017-5-3 14:07:35 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2017-5-16 10:30:10 | 显示全部楼层
thanks~
回复 支持 反对

使用道具 举报

发表于 2019-3-25 21:58:57 | 显示全部楼层
真的非常非常好
回复 支持 反对

使用道具 举报

发表于 2019-7-9 10:06:47 | 显示全部楼层
太感謝分享了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


QQ|手机版|小黑屋|关于我们|联系我们|隐私声明|EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-6 22:11 , Processed in 0.019533 second(s), 3 queries , Gzip On, Redis On.

Powered by Discuz! X3.5

© 2001-2025 Discuz! Team.

快速回复 返回顶部 返回列表