时序约束设置中clock_uncertainty、clock_transition的值是如何确定的？

mnluan · 发表于 2017-3-9 20:44:06

DC综合阶段，我一般是留20%~25%的余量。

1027199631 · 发表于 2017-3-9 21:10:42

回复 11# mnluan

理由是什么？

杰克淡定 · 发表于 2017-3-10 16:22:14

根据之前不同工艺下的项目经验值，回答虽然官方，但实际的确如此。
初始设计可以根据foundry提供的参考值来，当这个工艺下的流片越来越多，你就会在之前的设计值上适当增减，慢慢得到自己的合理值了。foundry的参考值都是偏保守谨慎的，这个原因很容易理解，O(∩_∩)O哈哈~

1027199631 · 发表于 2017-3-10 17:35:33

回复 13# 杰克淡定

foundry的参考值？这个需要找工艺厂要吗？

1027199631 · 发表于 2017-3-18 16:04:47

工艺为CSMC 0.35um，clk为10M，问：clock_uncertainty -hold/-setup值、clock_transition以及clock_latency的值该设置为多少？是如何确定的？

教父 · 发表于 2017-4-14 15:50:38

说说个人项目经验吧 DC 的时候设置10%, P&R的时候设置5%， PT 的时候设置3%

yaungwaung · 发表于 2017-4-25 00:17:23

uncertainty foundry给的，transition可以用库里的，也可以自己定

[求助] 时序约束设置中clock_uncertainty、clock_transition的值是如何确定的？