在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ilovinit

[资料] VHDL/Verilog 画波形图软件 Timing Designer破解版

[复制链接]
发表于 2020-7-8 10:25:16 | 显示全部楼层
eetop.cn_TimingDesigner 9.103.part2已烧坏
发表于 2020-7-8 10:26:45 | 显示全部楼层
未确认 764404.crdownload
发表于 2020-7-8 10:30:09 | 显示全部楼层
image.png
发表于 2020-7-8 20:49:50 | 显示全部楼层

TimingDesigner 9.103.part1.rar (15 MB)   
TimingDesigner 9.103.part2.rar (15 MB)  
TimingDesigner 9.103.part3.rar (1.21 MB)
发表于 2020-12-22 16:04:22 | 显示全部楼层
henhaozilll
发表于 2022-1-13 16:49:10 | 显示全部楼层
好像现在不行了,lincese不可用?
发表于 2022-7-19 14:01:15 | 显示全部楼层
这三个感觉都有安装软件,这个咋安装呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:30 , Processed in 0.017976 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表