在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ilovinit

[资料] VHDL/Verilog 画波形图软件 Timing Designer破解版

[复制链接]
发表于 2018-5-7 09:05:31 | 显示全部楼层
TimingDesigner 9.103.part1.rar (15 MB)   
TimingDesigner 9.103.part2.rar (15 MB)  
TimingDesigner 9.103.part3.rar (1.21 MB)
TimingDesigner 9.103.part1.rar (15 MB)   
TimingDesigner 9.103.part2.rar (15 MB)  
TimingDesigner 9.103.part3.rar (1.21 MB)
发表于 2018-5-7 09:16:16 | 显示全部楼层
好东西,很有用!!!
发表于 2018-6-8 23:29:19 | 显示全部楼层
Thanks you
发表于 2018-8-28 17:07:34 | 显示全部楼层
good , I will use it
发表于 2020-5-6 14:12:56 | 显示全部楼层
thanks for sharing ~~~
发表于 2020-5-6 16:45:00 | 显示全部楼层


ilovinit 发表于 2016-9-29 10:34
各位抱歉,只下载前面的3个Part即可,后面两个是第一次上传未删除的附件,忽略即可 ...


thanks for sharing
发表于 2020-5-8 15:37:47 | 显示全部楼层
多谢分享
发表于 2020-6-14 14:19:38 | 显示全部楼层
very good
发表于 2020-7-8 10:17:59 | 显示全部楼层

TimingDesigner 9.103.part1.rar (15 MB)   
TimingDesigner 9.103.part2.rar (15 MB)  
TimingDesigner 9.103.part3.rar (1.21 MB)
发表于 2020-7-8 10:22:58 | 显示全部楼层
eetop.cn_TimingDesigner 9.103.part1
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:39 , Processed in 0.024862 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表