在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ilovinit

[资料] VHDL/Verilog 画波形图软件 Timing Designer破解版

[复制链接]
发表于 2016-10-19 11:34:41 | 显示全部楼层
看看!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!
发表于 2016-10-20 02:37:42 | 显示全部楼层
TimingDesigner 9.103.part1.rar (15 MB)   
TimingDesigner 9.103.part2.rar (15 MB)  
TimingDesigner 9.103.part3.rar (1.21 MB)
发表于 2016-10-20 02:42:26 | 显示全部楼层
以前用了个8.002版,不太顺手,不知道现在怎么样了
 楼主| 发表于 2016-10-20 11:26:41 | 显示全部楼层
回复 23# sleeplessvenus


   这个用着还好,挺实用
发表于 2016-10-20 12:35:01 | 显示全部楼层
Good job
发表于 2016-11-18 08:16:12 | 显示全部楼层
Thanks a lot.
发表于 2016-11-21 18:48:37 | 显示全部楼层
TimingDesigner 9.103.part1.rar (15 MB)   
TimingDesigner 9.103.part2.rar (15 MB)  
TimingDesigner 9.103.part3.rar (1.21 MB)
发表于 2016-11-22 10:07:22 | 显示全部楼层
赞!!!!!!!!
发表于 2016-11-28 23:30:13 | 显示全部楼层
非常感谢!!!!
发表于 2016-11-29 10:07:03 | 显示全部楼层
写的好,有介绍性
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 00:10 , Processed in 0.022018 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表