在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ilovinit

[资料] VHDL/Verilog 画波形图软件 Timing Designer破解版

[复制链接]
发表于 2016-11-29 10:07:03 | 显示全部楼层
写的好,有介绍性
发表于 2016-11-29 15:19:21 | 显示全部楼层
不错,很好
发表于 2017-4-5 17:46:39 | 显示全部楼层
VHDL/Verilog 画波形图软件 Timing Designer破解版
发表于 2017-6-10 10:08:43 | 显示全部楼层
不能用啊,说找不到Lisence,win10系统
发表于 2017-6-10 21:10:05 | 显示全部楼层
好东西
发表于 2017-6-10 21:20:00 | 显示全部楼层
回复 1# ilovinit


   好东西
发表于 2017-6-11 10:19:44 | 显示全部楼层
谢谢分享
发表于 2017-6-28 06:13:04 | 显示全部楼层
非常感謝~~~
发表于 2017-12-1 17:55:26 | 显示全部楼层
哈哈哈哈哈哈哈哈哈
发表于 2018-3-9 12:32:01 | 显示全部楼层
mark,多谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 23:20 , Processed in 0.023361 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表