tsmc40 process , how to use in chip overlay cell ?

paulsuzhou · 发表于 2016-6-22 18:28:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教一下，台积40 工艺， ICOVL cell 怎么应用？应用规则是什么？
需要连接吗

paulsuzhou · 发表于 2016-6-23 13:35:02

?? no one ?

andy2000a · 发表于 2020-9-9 10:25:22

GOOGLE

http://www.truevue.org/p/938

简称ICOVL单元，用于大的芯片设计中，检测工艺PO和OD（即栅）以及CO和PO（孔栅间距，或者栅的孔）的mask之间的重叠关系，可以减少mask对准上的错误。两个ICOVLOverlay Cell可以分开使用，也可以组合使用。组合时cell中间的空间可以放其他cell，也可走线。一般ICOVL Cell的pitch大于2mm。DesignRule中给出根据floorplan的大小和形状放OVL的规则。
Overlay一般就是指下一层mask对以前的mask/图形的对准偏差，譬如Contact对Poly. 不同mask的overlayrule要求不同。对于40/45nm技术来说，S/D上的contact到poly的最小设计距离是40nm，overlay rule一般卡10nm好像；要是超过，contact到poly的short几率就会很大。而一般离子注入的mask对于active或poly的overlay要求就可以放宽到20nm样子，因为一般设计最小space是110nm样子。
TSMC 28nm提供了4种ICOVL Cell，2种单个的，2种混合的。

hellobz · 发表于 2021-5-7 17:08:22

感谢楼上回复，学习到了！

lingf91 · 发表于 2023-4-5 15:04:24

andy2000a 发表于 2020-9-9 10:25
GOOGLE

http://www.truevue.org/p/938

非常感谢

[求助] tsmc40 process , how to use in chip overlay cell ?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1