CPLD/FPGA的宏单元的定义

qixie

宏单元（或逻辑单元）是PLDFPGA的最基本单元，不同产品对这种基本单元的叫法不同，如LE,MC,CLB,Slices
等，但每个基本单元一般都包括两部分，一部分实现组合逻辑，另一部分实现时序逻辑。各个厂家的定义可能不
一样。对ALTERA的芯片，每个基本单元含一个触发器；对Xilinx的部分芯片，每个基本单元单元含两个触发器。
一般不用“门”的数量衡量PLDFPGA的大小，因为各家对门数的算法不一样，象ALTERA和Xilinx对门的计算结果就差
了一倍，推荐用触发器的多少来衡量芯片的大小。如10万门的Xilinx的XC2S100有1200个slices，即含2400个触发
器；5万门的ALTERA的1K50则含2880个LE，即2880个触发器。