比较器设计的问题

723241081 · 发表于 2016-5-4 08:16:03

您需要登录才可以下载或查看，没有账号？注册

×

我的比较器输入对管的尺寸设计的较大（减小offset），但发现当一个输入端电压有较大变化时，会对另外一个输入端造成影响，请问这种情况怎么解决？谢谢

qiwentuo · 发表于 2016-5-4 09:59:37

1.是单独仿真比较器吗？如果是，不是一端固定，扫描另一端吗？
2.让我想起了dc-dc里ramp和comp（EA输出）比较，一端跳动会通过对管的source耦合到另一端。

ouyang00032 · 发表于 2016-5-4 10:08:07

这种情况属于高通，通常的处理方法是电容分压，降低放大倍数；
在另一个输入端挂上电容；

723241081 · 发表于 2016-5-4 15:30:13

回复 2# qiwentuo

不是单独仿的

723241081 · 发表于 2016-5-4 15:31:19

回复 3# ouyang00032

我想的也是在再另一端加电容

lishiliang · 发表于 2016-5-4 17:24:14

比较器好办，在输入端加源跟随器

azeee · 发表于 2016-5-4 19:45:59

回踢干扰，通过电容耦合过去

不过还得具体分析，具体结构不同不一样

zyq19971027 · 发表于 2023-7-31 17:28:36

lishiliang 发表于 2016-5-4 17:24
比较器好办，在输入端加源跟随器

这个比较器输入端加源跟随器是怎么理解的呢？大佬看到帮忙解释下，最近做项目遇到这种结构

Kurry123123 · 发表于 2023-11-13 10:08:08

加一路钳位输入管D端的电压

pathbreaker510 · 发表于 2025-3-17 10:46:00

qiwentuo 发表于 2016-5-4 09:59
1.是单独仿真比较器吗？如果是，不是一端固定，扫描另一端吗？
2.让我想起了dc-dc里ramp和comp（EA输出）比 ...

dc-dc里ramp和comp（EA输出）比较，一端跳动会通过对管的source耦合到另一端,请问这个怎么抑制呐?

账号		自动登录	找回密码
密码			注册

[求助] 比较器设计的问题