在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1458|回复: 0

[原创] Xilinx FPGA入门连载72:波形发生器之功能概述

[复制链接]
发表于 2016-4-20 10:04:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx FPGA入门连载72:波形发生器之功能概述

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1jGjAhEm

1.jpg


1 功能简介


该实例工程的功能框图如图所示。

2.jpg


该实例主要的功能如下,拨码开关SW6/SW5/SW4/SW3的状态控制了不同的DA输出波形。

  

SW6/SW5/SW4/SW3状态

  
  

DA输出波形

  
  

SW6=OFF,SW5=OFF,SW4=OFF,SW3=OFF

  
  

0V电压

  
  

SW6=ON,  SW5=X,  SW4=X,  SW3=X

  
  

3.3V电压

  
  

SW6=OFF,SW5=ON,  SW4=X  ,SW3=X

  
  

1Hz方波

  
  

SW6=OFF,SW5=OFF,SW4=ON  ,SW3=X

  
  

1Hz三角波

  
  

SW6=OFF,SW5=OFF,SW4=OFF,SW3=ON

  
  

1Hz正弦波

  

注:X表示任意状态,ONOFF


2 模块划分


本实例模块划分如图所示。

3.jpg


Wave_controller.v模块根据输入的拨码开关状态,相应的产生不同的波形数据给DA芯片。


Sin_controller.v模块例化IP核产生正弦波。


Dac_controller.v模块实现DAC5571芯片的IIC接口协议,判断有不同的DA数据输入则执行一次DA转换操作。





您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-28 22:47 , Processed in 0.021368 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表