FPGA问题求助

董小三 · 发表于 2016-4-5 20:58:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

时钟只跑20M，同一个ip在别的项目使用没有问题，但在一个项目FPGA验证中发现问题，抓信号发现给该ip的输入都是对的，抓到的该ip部分响应状态机不对，一个状态本来维持两周期，变成一周期了，用chipscope抓信号，查不出原因，怀疑是precision综合器将ip逻辑优化出问题了，目前是用precision综合网表后再用ise布局布线，求助高手帮我分析下

董小三 · 发表于 2016-4-5 21:06:51

目前可以确定是状态机跳转条件早一周期满足，但是顺这条线索追查，推出输入又是对的，一时无措

lhlhualin · 发表于 2016-4-5 22:04:51

代码贴出来呀代码可能行大；
直接用他自己的综合工具综合一下呢？

董小三 · 发表于 2016-4-6 05:46:34

回复 3# lhlhualin
代码量很大，ise综不过

zhengreat · 发表于 2016-4-6 10:30:53

用其他的综合工具synpilfy试试，什么ip

whz7783478 · 发表于 2016-4-6 10:35:07

同步设计还是异步设计，时序约束加的对吗

董小三 · 发表于 2016-4-6 11:37:44

同步设计，约束加了，目前通过chipscope判断给ip的输入是对的，但经过一堆组合逻辑后可能釆错了，(ps使用资源将近70%)，有什么办法可以处理下?

董小三 · 发表于 2016-4-6 11:39:14

可能是布线引起的，有没有什么方法处理下，如将16位宽的信号等长布线，或加一些约束？

董小三 · 发表于 2016-4-7 08:10:46

求助高手

董小三 · 发表于 2016-4-7 18:46:51

是不是要进行组合逻辑延迟的约束

[讨论] FPGA问题求助

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

标题

站长推荐 /2