设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA问题求助
12
返回列表 发新帖
楼主: 董小三

[讨论] FPGA问题求助

[复制链接]
zhangbinsniper
发表于 2016-4-7 20:17:12 | 显示全部楼层
建议先检查时序是否满足
回复 支持 反对

举报

董小三
 楼主| 发表于 2016-4-9 05:53:04 | 显示全部楼层

标题

回复 11# zhangbinsniper
时序没有报eeror
回复 支持 反对

举报

silencefpga
发表于 2016-4-9 12:55:45 | 显示全部楼层
我觉得楼主至少可以将时钟和基本的总线或者状态跳转说明吧？ 你这样问，别人很难帮到你啊。这种我觉得很大程度上是逻辑问题。容错性不足
回复 支持 反对

举报

restar
发表于 2016-4-9 14:51:41 | 显示全部楼层
学习下
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-11 22:19 , Processed in 0.017814 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表