12B125M HS-SAR ADC in 28nm 的一点测试结果哈~

banzhiyan1993 · 发表于 2016-6-23 18:47:39

请问tha是bootstrap吗？开关方法是monotonic、vcm-based、cas、energy saving？电容阵列是分段的还是分裂的？冗余方法是extended binary search还是sub-radix2？DEC怎么做的？目前也在做，希望跟您交流

banzhiyan1993 · 发表于 2016-6-23 18:49:33

是smic的工艺吗？比较器是double tail还是传统的latch呢？

banzhiyan1993 · 发表于 2016-6-23 18:52:42

tha是bootstrap吗？dac阵列是分裂的还是分段的？开关方法是monotonic、vcm-based、mcs、cas、energy saving？冗余是怎么实现的呢？extended binary search还是sub-radix 2？dec逻辑呢？复杂度怎样？目前也在做，希望跟您交流

王克柔 · 发表于 2016-6-25 21:50:48

楼主你好，你的帖子有些问题也是我长期以来思考的，但却苦于查不到文献。在此请教你几个问题，忘不吝赐教。（1）、楼主认为高速Sigma-delta、高速Pip、高速SAR哪一种结构对于参考电压Buffer的速度要求更高？该结构的缓冲器何种结构速度最快（暂时不考虑功耗）？楼主提到刘纯成的处理方法，能否给下相关文章？
（2）、楼主提到的那种源级跟随器形式的输入缓冲器，开环增益如何保证？或者说对于输入buffer，开环增益需要做到多少？对于高精度的pipeline或者sigma-delta又是什么要求？这种源级跟随器的结构，对比传统的折叠式共源共栅+classAB输出的那种单端buffer，楼主认为有何优势？
（3）、如果不提高输入buffer的电源范围，但又要求提供0~vdd的输出摆幅，楼主有什么好的解决方案？r2r的运放低速情况下比较好做，高速时线性度难以保证（因为所有管子L都很小，沟调效应太明显）；而过于提高电源电压我担心耐压的问题。

690827881 · 发表于 2016-11-3 14:38:36

拉风哥，请问必须做分段么，用liu.C.C的冗余方法做12bit有问题吗？

xuriver2012 · 发表于 2016-11-4 16:00:20

直接12bit电容阵列的实现，会需要非常大的总体电容。LCC使用的都是10bit的，还能够做。

ranble · 发表于 2016-11-7 15:50:13

请教大牛，如何通过foundry提供的文件，从mismatch的角度确定最小的unit电容是多少？

wlqfa · 发表于 2017-4-11 09:54:28

12B/1G ADC 初步测试

方倩 · 发表于 2017-4-14 18:51:32

回复 118# wlqfa

太牛逼了，pipeline吗

rocket_wang · 发表于 2017-6-8 13:27:19

回复 95# sumig

有一个问题请问一下，输入偏置，采用多大电阻？ 10K？输入偏置连接在REF 上还是 AVDD上？

[原创] 12B125M HS-SAR ADC in 28nm 的一点测试结果哈~

站长推荐 /1