PLL jitter simulation的几个疑问

danglang · 发表于 2015-12-15 15:04:10

回复 7# knockknock

你好。我在提取vco和pfdcp的模型时，需要把ABStol设置为10mV和10mA才行。如果是默认的那些设置，pss仿真不收敛。这种情况大概是因为什么原因呢？

knockknock · 发表于 2015-12-15 16:08:29

回复 21# danglang

目前我就抽取过VCO的。你有没看过在不抽取Macro Model的时候你的VCO PSS是否收敛？用默认的精度。 PFDCP收敛应该很容易把。

edwardk · 发表于 2018-12-25 13:25:39

学习中。。。。。。

ARABFV · 发表于 2019-12-5 20:16:35

学习了

任性 · 发表于 2019-12-11 14:26:10

xuexile

kimisdream · 发表于 2021-9-2 11:43:52

你好，我使用ic617 ade，在Tool 的RF下拉菜单并没有看到PLL，请问是需要怎么添加吗？

villain24 · 发表于 2021-11-15 20:03:57

模拟IC工程师发表于 2015-12-13 20:16
回复 11# danglang

怎么可能呢，trans加noise就是把器件噪声加上啊

liuhuigino · 发表于 2022-11-9 11:02:34

不知道如何tran加noise才能最逼真，毕竟设置有那么多；有例子就好了

qinkun · 发表于 2023-7-7 16:39:16

您这个是小数分频的jitter吗

是科科啊 · 发表于 2024-12-1 21:53:07

kimisdream 发表于 2021-9-2 11:43
你好，我使用ic617 ade，在Tool 的RF下拉菜单并没有看到PLL，请问是需要怎么添加吗？ ...

你好，这个问题解决了吗，万分感谢

[求助] PLL jitter simulation的几个疑问