马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
组成SCR的四层结构依序为P+ diffusion、N-well、P-substrate、N+ diffusion。这个四结构也就是导致CMOS Latch up(锁住效应)问题的相同结构。我现在用的工艺库,并没有SCR器件,ESD防护一般都是使用GCMOS/GGMOS的形式,为了提高ESD防护能力,我可以利用器件间的闩锁现象形成的SCR,来做ESD防护吗? 还是我可以直接做出上述结构的版图,就可以用做SCR吗?然后再用TLP测试它的IV特性? |