如何模拟出一个加法器的lib文件

milly_w

小白一枚，领导交代模拟出一个加法器的.lib文件，带上延时约束，只需将时序约束正确表示即可。怎么改？看了手头上SMIC55的标准单元的.lib和SPRAM的.lib。里面的数据怎么改，都是什么含义？求大神们赐教，或者提供点能让我看懂lib文件然后改lib文件的资料。另外我在论坛里看到有坛友写过一些相关的lib文件内容，现在没弄明白rise_power ("power_outputs_1") {
                    index_1("0.05, 0.1, 0.3, 0.8, 1.3, 1.9, 2.6");
                    index_2("0.0006, 0.03, 0.06, 0.15, 0.27, 0.39, 0.51");
                    values("0.254319, 0.695850, 1.152080, 2.512420, 4.294844, 6.094335, 7.896585", \
                        "0.289450, 0.710463, 1.153869, 2.503155, 4.302557, 6.099658, 7.891133", \
                        "0.437754, 0.819135, 1.236313, 2.546785, 4.327767, 6.133937, 7.898646", \
                        "0.837157, 1.180914, 1.559811, 2.792441, 4.516422, 6.269635, 8.044737", \
                        "1.248170, 1.557446, 1.930525, 3.118238, 4.758248, 6.517784, 8.234349", \
                        "1.743280, 2.024085, 2.373404, 3.511365, 5.152186, 6.805071, 8.539038", \
                        "2.327271, 2.591932, 2.913556, 4.026608, 5.591567, 7.233989, 8.929239");
                }
这种values里面的值是如何得到的。如果我没理解错的话，我的时序约束应该是在这部分表示，可是这部分的值怎么和我的时序约束对应上呢？这些值是测的？计算的？还是怎么来的。目前我的已经是一个加法器的输入输出，以及输入到输出端口的延时。以此改写出一份.lib文件。求高手指教。谢谢！

milly_w

修改一下：目前已知是输入和输出pin，以及输入到输出端口的延时。输入是两个32位的数，输出一个32位结果。以及一个进位标识

大龄文艺男青年

用lc_shell 吃verilog 和 sdc 写出一个lib就可以了

milly_w

回复 3# 大龄文艺男青年


  没明白具体怎么写。能说具体点吗？谢谢

milly_w

回复 3# 大龄文艺男青年


   而且现在并没有sdc文件呢

icfbicfb

挺麻烦的，模拟的是不同input slew，不同的load值下的delay，output slew变化

如果你的变化很小，可以写死几个值也可以的，不需要2维查找表，有的时候1维表格也有的