设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 关于verilog-a的求助

发新帖

查看: 2673|回复: 1

[求助] 关于verilog-a的求助

坏蛋哪没有

发表于 2015-10-29 22:18:50 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用verilog-a写了一个器件，怎么做可以使器件的参数能够在symbol外部设置，例如宽长比之类的，先谢谢了~

Verilog-a, 参数设置, 求助, 外部

相关帖子

回复

发表于 2015-11-3 18:06:03 | 显示全部楼层

需要编辑这个cell的CDF参数, 可以参考cadence ahdlLib中的cell及CDF的帮助文档.

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-31 14:14 , Processed in 0.015969 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表