在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2549|回复: 1

[求助] 关于verilog-a的求助

[复制链接]
发表于 2015-10-29 22:18:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用verilog-a写了一个器件,怎么做可以使器件的参数能够在symbol外部设置,例如宽长比之类的,先谢谢了~
发表于 2015-11-3 18:06:03 | 显示全部楼层
需要编辑这个cell的CDF参数, 可以参考cadence ahdlLib中的cell及CDF的帮助文档.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:44 , Processed in 0.016615 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表