在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2458|回复: 5

[讨论] 关于digital PLL 里的DLP

[复制链接]
发表于 2015-10-15 22:04:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
DLP常用的结构就是一路比例一路比例积分(滤波),那么数字怎么实现比例部分?
就是具体到用门电路实现的方法,乘法器么?感觉不是啊,还是add到某个值?analog的比例好理解,digital做的少,思想都想不到了
 楼主| 发表于 2015-10-15 22:09:24 | 显示全部楼层
或者有木有最简单的数字滤波器具体们级电路实现结构,最简单就可以。

看的资料都是Z 传输函数,然后就给个simulation结果,transfunction看的懂但是怎么转换到电路里的呢
发表于 2015-10-16 08:54:47 | 显示全部楼层
加法器
发表于 2015-10-16 21:38:23 | 显示全部楼层
算术移位就可以,不过都是2^(-alpha)
发表于 2015-10-17 10:44:29 | 显示全部楼层
乘法啊,移位加实现
 楼主| 发表于 2015-10-18 13:59:19 | 显示全部楼层
LS你们做过ADPLL么,怎么感觉查了资料都是应该数模混合写Verilog实现呢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:01 , Processed in 0.019064 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表