在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2079|回复: 3

[求助] 关于低抖动时钟产生电路的设计

[复制链接]
发表于 2015-9-23 00:11:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,小弟正在读研,考虑以后开题的方向。这是项目中要用到 时钟电路200MHz左右,想把这个往低抖动方向开展。大的方向还是做PLL,想请问一下大家在低抖动应用的场合,有没有什么结构比较合适?比如,sigma-delta型的适合不?

PLL用ring VCO而不是LC的,这也是没办法。

希望看到帖子的各位能不吝赐教,谢谢
发表于 2015-9-23 17:28:03 | 显示全部楼层
可以试试,应该方向是对的。
发表于 2015-9-24 09:59:44 | 显示全部楼层
sigma-delta只会把时钟的抖动做高,
时域上看,sigma-delta就是不停的“抖”动其频率,保证其平均值为你想要的值而已,阶数越高越容易“抖”;
频域上看,noise shaping只有靠低通滤波把远端的去掉才有意义,而时钟是没法这样做的,只能全频段积分,这样总的noise实际上是增加的
 楼主| 发表于 2015-9-26 10:43:04 | 显示全部楼层
回复 3# totowo


   谢谢回答。虽然看的不是很懂,我再研究看看。
   请问有没有什么成熟的结构适用于低抖动的场合?新结构也行


   谢谢了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 03:54 , Processed in 0.018155 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表