一个关于基准的问题

lwjee · 发表于 2015-8-30 21:42:13

Q3的设计不是特别重要，主要考虑是mismatch和电流密度对BJT的温度特性影响。R1的大小就觉得了每一路的功耗。

fightshan · 发表于 2015-8-31 09:02:23

Q3的设计不是特别重要，主要考虑是mismatch和电流密度对BJT的温度特性影响。R1的大小就觉得了每一路的功耗。 ...
lwjee 发表于 2015-8-30 21:42

登录/注册后可看大图

您说得对 R1决定每一路的电流大小也就决定了功耗但是我的疑问是R1该设计成多大合适呢？让每一路流过10u?20u？或者其他电流？我该怎么定这个值？查哪方面的东西？考虑到Q2的并联个数是N 那么Q1的电流将会是Q2中单个管子的N倍单个支路电流和Q2并联个数的选择也有一定的原则吧？请您从正向设计基准的角度给个指导您在工作中设计一个基准的时候是怎么考虑的？谢谢

lwjee · 发表于 2015-8-31 09:27:23

回复 22# fightshan

R1 大所有电阻都大，但功耗小。R1小功耗就大。如果不在乎这些，就看看Q上的电流密度对其特性的影响，一般来说BJT电流密度太小那么Vbe稳定差，电阻Corner发生变化，引起的VBE变化大。另外BJT电流密度太小温度系数也不太好，并且噪声大。

fightshan · 发表于 2015-8-31 10:57:23

回复 fightshan

R1 大所有电阻都大，但功耗小。R1小功耗就大。如果不在乎这些，就看看Q上的电流密 ...
lwjee 发表于 2015-8-31 09:27

登录/注册后可看大图

您这里定性的说了一下BJT的VBE和电流密度特性我理解了但是我设计实际的电路“大”和“小”是要实际的数值我该查哪方面资料？foundry的PDK吗？spice模型？

lwjee · 发表于 2015-8-31 14:46:47

回复 24# fightshan

仿真吧

hszgl · 发表于 2015-8-31 16:24:11

本帖最后由 hszgl 于 2015-8-31 16:25 编辑

回复 24# fightshan

foundry给你的doc里应该有bjt的测试数据和拟合曲线，可以先根据图表确定一个大致范围，避免仿真的时候太盲目。

一般mix cmos工艺里的bjt都是固定的单元，不支持自己更改e极面积，所以最小的电流是有个限度的，不然管子都打不开。

fightshan · 发表于 2015-9-4 17:40:51

回复 fightshan

仿真吧
lwjee 发表于 2015-8-31 14:46

登录/注册后可看大图

呵呵

[求助] 一个关于基准的问题

站长推荐 /2