有没有必要在项目中使用UVM、OVM这种验证方法学库？

tangchaodefeng

学习SystemVerilog有一年多了，由于精力有限，一直没有学习高级的验证方法学库。但是在看资料的时候常常看到关于VMM、OVM、UVM的相关介绍，觉得上手比较困难。
所以，在原来的几个项目中一直在用自己手动编写的Class，interface，BFM，等等组件搭建仿真验证平台。
现在又接了一个项目，IP核比较复杂，想请教一下论坛里的各位大神对于使用高级验证方法学库有什么建议？
我需要学习一下吗？是使用UVM还是OVM？

我们单位的工具是Mentor公司的ModelSim和QuestaSim。

A1985

UVM。。。。。。VIP都会提供，正规厂家。

peepeekid

If you are starting from scratch, use UVM

goodivan

UVM，UVM吸取了VMM和OVM的两者精华，这个是趋势。

ovalence

thank you