设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › ADPLL DCO输出inverter buffer恶化相噪？
返回列表 发新帖
查看: 2261|回复: 0

[求助] ADPLL DCO输出inverter buffer恶化相噪？

[复制链接]
bright_pan
发表于 2015-6-23 22:42:11 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
DCO设计仿真相噪很好，输出2分频buffer后面的相噪也很好，为了送给TDC, 经过了2级inverter buffer(就是普通的非门），主要是将信号幅度放到到满幅，0到
VDD, 同时让波形近似方波，但仿真PSS+Pnoise, 发现inverter输出相噪恶化了20dB~10dB, 每个频率点都是（从1K到10MHZ）.
DCO直接输出和二分频buffer输出相噪也是同样仿真的，但没有这个问题。
不知道有没有谁有这个经验？
inverter

相关帖子
回复

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:32 , Processed in 0.017571 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表