在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4595|回复: 2

[求助] 关于cts前后generated clock的source latency的问题

[复制链接]
发表于 2015-6-6 15:13:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
00.jpg

genreated clock 的 source latency是从master clock defination point 到 generated clock defination point,

那么请教大家: 当cts之后 generated clock的source latency是不是就不是之前通过 set_clock_latency -source 设置的值了,就变成

master clock的 insertion delay了(实际的延迟了)
发表于 2016-4-20 09:43:21 | 显示全部楼层
首先,我觉得generated clock到source latency应该不用设置吧,如果非要设置到话,CTS之前应该跟它到master clock到source latency一样,因为CTS之前clock到network latency都是零.
其次,CTS之后,我觉得应该也不用设置,因为如果在计算generated clock 上的timing path的delay时,工具会从master clock的的latency开始计算,就你的图中的例子来说,如果计算到最后一个FF到delay应该是mater source latency+generated clock source latency+generated clock network latency.
如果你CTS之后自己给generated clock设置了一个source latency(假设大小为1.5ns)的话,那么到最后一个FF的latency 就变成了 1.5ns + generated clock network latency,这实际上是不对的.
以上是本人理解
 楼主| 发表于 2016-4-21 20:47:36 | 显示全部楼层
回复 2# zhanggd

多谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 09:01 , Processed in 0.021224 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表