求教NMOS衬底接负电位时的导通问题

三十七点五度 · 发表于 2006-6-21 18:34:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟现在做到一个NMOS管，衬底接了-15V，漏极接到5V，删极和源极都接0V，请问这个时候MOS管是否已经导通？如果要它不导通，衬底最低可以接到多少负电位。
问了工艺线的工程师，说没有这项参数，真心向各位大虾求教。

icsoul · 发表于 2006-6-22 09:09:21

这叫什么接法？有什么用途？？
不管怎么接，你用spice仿真一下就知道导通没到同阿。应该是没导通。

hejin1795 · 发表于 2006-6-23 09:23:52

For Vd=5V, Vg=0V,Vs=0V,Vb=-15V,Vth=0.7V(for average NMOS transistor )
So Vgs=Vg-Vs=0-0=OV < Vth=0.7V, the transistor is cut off.
Another problem, Vsb= Vs-Vb=0-(-15)=15V, the voltage difference of Sourec and Bulk must cause body effect which will impact performances of your desgin.

llxb · 发表于 2006-10-26 17:04:06

悄悄问下，你用几V工艺啊，漏极到衬底没被击穿？？

maplefire · 发表于 2006-10-26 17:24:35

照你现在的情况，肯定是不导通的。

但是你要保证栅氧不被击穿以及衬底-漏，衬底-源的二极管不被击穿。

littlej · 发表于 2006-10-27 15:43:32

Cut-off.
Vsb will lead to Vth increase.
You can refer to body effect.

xmysz · 发表于 2006-11-13 01:35:59

算一下带衬偏的阈值不就知道了？

ghost_ic · 发表于 2006-11-17 14:01:50

nmos管的物理特性表明管栅极没有接入电压时也使会有少量的漏极电流的
你这个还涉及到二阶效应，还要结合实际情况分析

122013137 · 发表于 2007-1-6 21:36:36

还涉及到二阶效应，还要结合实际情况分析

alpineboo · 发表于 2007-1-7 22:29:52

衬底电压越高，Vth电压越大，所以应该不道通！

求教NMOS衬底接负电位时的导通问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子