在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖

求教NMOS衬底接负电位时的导通问题

[复制链接]
发表于 2012-7-23 15:07:21 | 显示全部楼层
低压管的话d to  b肯定击穿了
发表于 2012-7-24 08:24:12 | 显示全部楼层
1. 衬底接负压,会导致VT增大,更不容易导通。看一下体偏效应就知道了。
2. 你的工艺是几V的,衬低接-15V,是否会导致栅到体的击穿或源漏到体的击穿?这是个问题。你现在的VGB=15V,VSB=15V,VDB=20V,在其它情况是不是会有比这个更高的电压出现,耐压是否够?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 23:36 , Processed in 0.012835 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表