LDO设计时PMOS调整管的宽长比怎么定

sea11038

回复 10# beyond某人

按您的题设条件，最小的dropout电压就是1V，也就是Vin=4V时的值。LDO一般要保证Vin最小时电路要能正常工作，因为此时功率管最易于进入线性区从而导致电路性能下降，Vin增大后功率管越不易于脱离饱和区从而性能不会出现下降。最小Vin时让PMOS功率管工作在线性区或线性区边缘，既可以充分利用其栅极向下的最大摆幅（受前级电路所限制），也能最大地减小功率管尺寸，不足就是与功率管增益有关的性能会有一定的下降，这时就是通过设计来满足最低的相关性能指标即可，从而平衡功率管尺寸与电路性能了

hszgl

回复 10# beyond某人


   你的range指的是什么？

beyond某人

回复 12# hszgl


   input range，就是正常Vin=5V，设计时考虑Vin range 4--6V，这样有问题吗？哎呀，如果这个ldo由内部的ldo5（5V）供电，对ldo5要求又高了

hszgl

回复 13# beyond某人


   直接写vin range 4~6V 不就行了。。。   LDO的Vin肯定看Vin,min，更高的没太大意义。

beyond某人

回复 14# hszgl


   昨天想了一下ldo应该看dropout，也就是最小能够稳压的Vin值，dropout越小，效率越高。
所以，一般设计为200mV?  

也就是PMOS的D 端和S端最小压差为200mV，我用这个最小Vds值，按照平方律公式初步计算W/L值。
这样有问题吗？觉得哪里好像不通。

而且书上说dropout=Ron*I，为什么呢？

可以理解为dropout为POWER MOS最小的过驱电压吗？

beyond某人

回复 11# sea11038


   [size=14.3999996185303px] 昨天想了一下ldo应该看dropout，也就是最小能够稳压的Vin值，不应该看Vin range，dropout越小，效率越高。
[size=14.3999996185303px]所以，一般设计为200mV?  

[size=14.3999996185303px]也就是PMOS的D 端和S端最小压差为200mV，我用这个最小Vds值，按照平方律公式初步计算W/L值。
[size=14.3999996185303px]这样有问题吗？觉得哪里好像不通。

[size=14.3999996185303px]而且书上说dropout=Ron*I，为什么呢？

[size=14.3999996185303px]可以理解为dropout为POWER MOS最小的过驱电压吗？

我为自己袋盐

回复 16# beyond某人

drop不等于Ron×I那等于什么啊！？不就是一个串联电路么……

beyond某人

回复 11# sea11038


   而且mora的这个例子，Vin range=0.9V~1.6V Vout=1V， 最小的Vin=0.9V<Vout=1V,这样可以吗 ？

还是公式中应该按照Vin,min=Vout+dropout???

hszgl

回复 18# beyond某人


   0.9V的vin Vout=1V，那是dc-dc，尽信书不如无书，自己甄别。

sea11038

回复 15# beyond某人
最小压差Vdo时按照平方律计算的管子尺寸，前提是PMOS功率管是饱和工作的，也就是此时需保证栅极驱动电压Vg>Vinmin-Vthp（正）-Vdo也即Vsg,max=Vinmin-Vg<Vthp+Vdo。对于前级为一般的cascode误差放大器加上PMOS源跟随器形式的缓冲器结构来说Vg最低可以向下摆到Vg=2Vdsat,n+Vsg,p的电压（适合最小电源电压不是很低，比如Vinmin=3.5V），而对于前级为互补形式的缓冲器结构来讲Vg一般可以向下摆到Vg=Vdsat,n的电压（适合最小电源电压本身不高的场合，比如Vinmin=1.8V），假设Vdo=0.2V，Vthp=0.8V，Vdsat,n=0.2V，Vsg,p=1V，你可以分别估算一下两种场合下饱和工作时的Vg值与Vg向下摆动的最低值，结果是很明显的。为了饱和工作，可能需要很大的功率管尺寸，而利用其向下最大摆动从而线性区工作的公式计算的话，同样输出电流值时功率管尺寸会小很多。另外，如楼上所述，LDO输入0.9V输出1V是不可能的，除非加了升压DCDC再接LDO。