LDO设计时PMOS调整管的宽长比怎么定

suifengpiaoyang · 发表于 2015-5-13 16:29:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如题，设计一个LDO时，比如要求I_max=200mA,Vout=1.8V，Vdrop=200mV。工艺参数Kp=40uA/V^2。Vthp=-0.9V。

看了mora的LDO那本书，如下图所示（英文电子档-p236），但是没明白他的计算是基于什么考虑。
他的意思是当输入电压很低时，电流最大时，PMOS工作在线性区（而且从公式来看是深线性）？通过这个假设计算得到一个宽长比？

sea11038 · 发表于 2015-5-14 07:18:28

输入电压最低时，压差最小，让管子工作在线性区且满足最大输出电流，也就是使PMOS功率管栅极电压摆到最低的电压值（受前级电路限制），此时计算出的管子的宽长比和面积都是最小且满足电路工作要求的。输入电压变大时，管子只会更易驱动且可能进入饱和区

suifengpiaoyang · 发表于 2015-5-14 10:19:02

回复 2# sea11038

谢谢！比如下面这个LDO结构，考虑前级的话，就是Vn2_min=2*Vov+Vgs（Vgs为M21的）？还是Vn2_min=Vgs（即认为M3、M7压降为0）？

sea11038 · 发表于 2015-5-14 13:53:38

本帖最后由 sea11038 于 2015-5-15 05:35 编辑

回复 3# suifengpiaoyang

保证M3、M7管子饱和工作，且M21的Vsg够用，即Vn2_min=2*Vov+Vsg，这只是理论的计算，还需要通过仿真来逐步调整。另外，此电路的话大电流时主极点设置在内部，还要考虑补偿电容Cc受功率管增益形成的米勒补偿效果来调整尺寸，还有就是考虑功率管本身的面积、寄生电容等等，说的有点多了。。。

semico_ljj · 发表于 2015-5-14 15:01:07

suifengpiaoyang · 发表于 2015-5-15 12:31:10

回复 4# sea11038

“另外，此电路的话大电流时主极点设置在内部，还要考虑补偿电容Cc受功率管增益形成的米勒补偿效果来调整尺寸，还有就是考虑功率管本身的面积、寄生电容等等”

非常感谢您的指点！我是菜鸟，所以您说的越多越好！
这是个大电流LDO-200mA，文章作者推导的传输函数（如下）我没看出来主极点是在内部还是外部？

另外，“还要考虑补偿电容Cc受功率管增益形成的米勒补偿效果来调整尺寸”这怎么理解？

sea11038 · 发表于 2015-5-15 15:57:03

输出大电流时，Roeq变得很小，Roeq*CL会远小于gmp*Roeq*ro1*Cc（但gmp*Roeq随电流变化不太大，就是米勒补偿乘积项），也就是主极点在内部吧。如果在输出大的电流不变的情况下，米勒乘积项还是偏小，就需要增大功率管尺寸以提高gmp*Roeq，或者增大Cc，或者增大ro1，而且管子一旦进入线性区的话，乘积项gmp*Roeq本身就会减小，可能需要作出调整。

suifengpiaoyang · 发表于 2015-5-18 17:37:01

回复 7# sea11038

听了你的讲解略懂了一些，结合仿真来看，就像你说的那样---还得根据满载时对Cc放大倍数的要求来调节功率管的宽长比

semico_ljj · 发表于 2015-5-19 10:41:38

beyond某人 · 发表于 2015-6-11 19:49:48

回复 2# sea11038

请问 dropout如何设计的呢？如果vin=5V，range=4V~6V，Vout=3V，那么dropout=1V？？？还是多少？？？
[size=14.3999996185303px]如果vin=5V，range=4V~6V，Vout=3V，Iomax=10mA，应如何设计power mos的尺寸呢？

[求助] LDO设计时PMOS调整管的宽长比怎么定

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2