在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 12061|回复: 52

[资料] usb2.0接口verilog源代码

[复制链接]
发表于 2015-5-12 14:00:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
usb接口全源代码,直接fpga使用 usb.rar (44.9 KB, 下载次数: 460 )
发表于 2015-5-12 15:09:01 | 显示全部楼层
感谢分享,呵呵。
发表于 2015-5-12 15:18:36 | 显示全部楼层
感谢楼主
发表于 2015-5-12 15:43:50 | 显示全部楼层
我勒个去
发表于 2015-5-12 18:24:54 | 显示全部楼层
kankan
发表于 2015-5-12 19:16:19 | 显示全部楼层
不明觉利阿。。。。。
发表于 2015-5-13 11:00:22 | 显示全部楼层
thanks for yor sharing
发表于 2015-5-13 19:39:27 | 显示全部楼层
樓主人太好了吧
发表于 2015-5-14 21:58:01 | 显示全部楼层
谢谢。。。。
发表于 2015-5-14 22:01:23 | 显示全部楼层
vstruct v2.2.1

crc.v
ep_rf.v
odma.v
mem_arb.v
pa.v
pd.v
pe.v
pl.v
primitives.v
usb.v
usb_define.v
utmi_of.v
utmi_is.v
wb.v  => WISHBONE Interface                                         ////
////  This is the external bus interface, that is WISHBONE       ////
////  SoC compliant.                       


good
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 09:05 , Processed in 0.033899 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表