在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: ymjcloud

[资料] usb2.0接口verilog源代码

[复制链接]
发表于 2015-5-16 09:21:36 | 显示全部楼层
回复 10# peterlin2010


    谢谢
发表于 2015-6-1 22:08:07 | 显示全部楼层
感谢分享,谢谢
发表于 2015-6-2 10:55:11 | 显示全部楼层
谢谢楼主!!!
发表于 2015-6-2 15:37:13 | 显示全部楼层
为什么每个扣的不一样呢?
发表于 2015-6-2 22:06:29 | 显示全部楼层
谢谢。。。。
发表于 2015-7-1 14:00:43 | 显示全部楼层
This is the external bus interface, that is WISHBONE SoC compliant.
发表于 2015-7-5 23:00:42 | 显示全部楼层
这是个好东西,非常感谢
发表于 2015-7-10 16:51:29 | 显示全部楼层
谢谢。。。。
发表于 2016-2-2 23:53:32 | 显示全部楼层
楼主好人,,
发表于 2016-2-5 23:39:00 | 显示全部楼层
回复 1# ymjcloud


  感谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-6 10:27 , Processed in 0.029826 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表