设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › usb2.0接口verilog源代码

1 2 345 6 / 6 页下一页

发新帖

楼主: ymjcloud

[资料] usb2.0接口verilog源代码

发表于 2017-3-22 15:10:48 | 显示全部楼层

crc.v
ep_rf.v
odma.v
mem_arb.v
pa.v
pd.v
pe.v
pl.v
谢谢

回复支持反对

发表于 2017-3-22 15:49:27 | 显示全部楼层

usb接口全源代码，直接fpga

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-3-23 14:46:17 | 显示全部楼层

感谢楼主啊！！！！！

回复支持反对

发表于 2017-3-23 15:15:31 | 显示全部楼层

Thanks a lot!

回复支持反对

发表于 2017-3-23 18:32:37 | 显示全部楼层

sayoulala

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-3-23 21:41:16 | 显示全部楼层

谢谢大神继续学习

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-3-23 21:59:22 | 显示全部楼层

good job

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-3-24 14:01:39 | 显示全部楼层

感謝您無私的分享，謝謝。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-3-26 19:05:33 | 显示全部楼层

thanks for sharing!!!!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-4-8 01:06:37 | 显示全部楼层

down,see see

回复支持反对

1 2 345 6 / 6 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:43 , Processed in 0.022902 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表