关于max_transition_time,max_fanout,max_capacitance的优先级问题

nature19900303

在低速电路设计中，这三个参数或许满足library中的条件即可，但是在高速数字电路中，例如1G以上，这几个参数就需要着重考虑。
有人说高速电路中这几个参数这样设置：1. max_transition_time < 0.1*Ts;
2. max_fanout  < 3 or 4;
3. max_capacitance < 4* unit cell
三个都要满足的话挺难的吧！
那么这几个参数在后端工具如ICC中是否有优先级别呢？也就是说某一个符合要求，其余的可以放松约束。

nature19900303

另外一个就是这些约束在DC中都设置好，且在DC之后的报告中没有显现出关于这三个的violation,但在floorplan阶段的report_constraint中有关于这三个设计规则的violation，这是为何？请大神帮忙解答！