开关，电容，buffer，带宽，过冲，

lishiliang

如上图，单位增益的buffer，开关s1断开时，
在输入端加一个阶跃信号，输出Vo跟随阶跃变化，而且没有过冲和振铃。buffer稳定输出Vo=Vi。
当输出Vo稳定后，开关闭合，buffer的输出Vo会有过冲和振铃。
这个过冲和振铃和开关的导通电阻有关。导通电阻很小时过冲很大，导通电阻很大时，过冲就没有了，但是建立时间需要很久（和Ron和C的时间常数相关）。
请问怎么解释？
运放的带宽和相位裕度都是足够的。
下图是仿真结果，改变开关的导通电阻，过冲和振铃情况就改变

lishiliang

Vo是差分值，初始时电容上都被充上了VCM的共模电平，所以输出是0，开关闭合后，电容上最终的差分电压就是输入电压Vi=330mV

lishiliang

在buffer的输出端加开关的闭、合，和直接在输入端加阶跃信号，输出Vo的响应还不一样。
请大神指点

lishiliang

这么好的问题，不能沉底啊。。。。。。。。。。顶

hehuachangkai

直观理解，电阻对电荷有阻挡作用，开关断开过程中，输出为电容上积累的电荷，因没有电荷补给，自然没有过冲；当开关闭合时，buffer对电容存在充放电荷作用，就那充电过程来讲，若电阻越小，对电荷阻挡作用越弱，瞬间电流越大，表现的就是电容上极板电压存在过冲，类似于boost原理。
PS：推测电路是为负载提供电流的，相当于一个pump电路或者boost电路，电阻前边加一个缓冲电容可以改善电路特性哦。

lishiliang

回复 5# hehuachangkai


    谢谢回复。

    不过我认为知道现象后很容易先入为主。

   如果我得到了相反的结果，减小开关的导通电阻，过冲也减小，肯定会有人给出相应的解释的。

    能否从定量分析的角度，退出这个电阻和负载电容（或者和运放带宽，摆率....）与过冲的关系？？

     电阻大于什么值的时候，过冲会消失？

hehuachangkai

回复 6# lishiliang


    汗，我们思考问题的方法和角度不一样。增大开关的导通电阻，过冲一般是减小的，但效果非常不明显吧，还不如加大输出电容呢。如果硬是从运放考虑的话，那你SR小一点，相当于减小了对后边电容的充电速度，也是可以的；同时减小带宽，相当于衰减乃至滤去了高频成分，由于在开关闭合的瞬间，电阻表现为感性，因此也可以减小一些过冲吧，但效果没有减小SR来得明显。还有，导通瞬间，如果对外提供电流，那么开关电阻+后边接地电阻，必然会影响输出零极点，增大带宽，如前所述，这本身也会造成一些过冲。
    那具体是不是这样子，你可以跑下仿真验证一下。期待你的结果。

hehuachangkai

还有，如果你减小开关电阻，真的过冲减小了，你不妨尝试单独减小后边电阻，是不是会得到相同的结果。如果减小后边电阻，反而变差或者没有效果的话，那由于电荷传输主支路上就一条通路，就只能是开关管的馈通作用了。

lishiliang

回复 7# hehuachangkai


    我图中的电阻是等效的开关的导通电阻。

    从我仿真的结果来看，增大开关的导通电阻可以显著减小过冲。

    你可以仿仿看：（常见的开关电容电路）

    如果用理想的开关，过冲是最大的。
    增大开关的导通电阻，1kΩ，2kΩ，3kΩ......可以看到输出（Cs左极板）的过冲显著减小。
    但是当电阻增大到RonCs这个时间常数很大时，建立时间就长了。

   

lishiliang

回复 8# hehuachangkai

    谢谢~

    不过不是很明白这句话：“单独减小后面的电阻” ？？
    电阻都是开关的导通电阻。
    其实我的意思和你的一样，就是在开关和buffer之间加一个电阻可以减小过冲。和开关的导通电阻是没关系。
    不过我设计时希望不加电阻，而是通过开关的导通电阻来实现这个buffer和开关间的电阻。

    总之，就是说在电容Cs前，开关导通时的电阻越大，过冲越小。