开关，电容，buffer，带宽，过冲，

hehuachangkai

回复 10# lishiliang


    汗，我说的就是你加的电阻。原来你本来没有啊。。
在运放输出加个小电容也行吧。

visn

运放是什么结构？开环性能多少

lgy747

buffer是一个实际电路，不是理想buffer，开关断开时，整个电路为网络A，开关闭合时，整个电路为网络B，网络A和网络B都是闭环电路，网络A有闭环极点P_a1,P_a2, .... 及对应的Q值Q_a1,Q_a2,....，网络B有闭环极点P_b1,P_b2, .... 及对应的Q值Q_b1,Q_b2,....，就是说，网络A和网络B有不同的Q值（或者说不同的阻尼系数ζ），相同的阶跃输入，输出自然不同，如果Q值>0.5(或者说ζ<1,或者说有复数根),则表现出过冲或振铃，如果Q值<0.5，你看到的就是平滑曲线
电阻值从小到大，则Q从大到小，曲线从过冲到平滑。
如果不希望过冲，应减少闭环buffer的Q值，即增大开环的相位裕度和增益裕度。
有一点应注意，不可将buffer等效为戴维南或诺顿

lishiliang

回复 13# lgy747


    那输出端开关作用下的建立时间和输入加阶跃信号的建立时间是同一个吗？它们之间有什么关系？
不能用戴维南或诺顿等效，那应该怎么分析？传输函数？

Hello404

楼上分析的不错、、、、

残桥挂月

我对你这个问题挺感兴趣的，但是存在一些疑问。
1，你说的震荡是如何的震荡，是buffer的输入是变化值吗？，还是buffer的输入是一个恒定的值，而只是开关的动作引起了放大器的震荡。
2.理论上讲，开关的导通电阻会在传输函数上引起一个负的零点，它在一定程度上会增加系统的稳定性，从你说的结果看，应该是你放大器本身存在问题吧，不知道你的放大器在单独做瞬态仿真的时候会不会引起震荡的问题（ac仿真得到的相位裕度不是放大器不震荡的充分条件）。

jangtoy

回复 1# lishiliang
      最近做过这么个电路，BUF输出稳定后给AD的采样电路采样用，不过我主要关注cap的建立时间和精度。不知道楼主有分析开关打开时候的瞬态电流、运放内部工作过程和顺序、开关打开前后的相位和带宽？和运放的压摆率、相位和带宽关系都挺大。
     直观上，电阻越小，过冲会越大；电阻越大，建立时间会越长。
     开关打开瞬间有一个大信号建立过程，然后是小信号带宽稳定过程，具体分析又说不准确……

liuqilong8819

It is possible to explain why the unloaded buffer is stable. But let's put it aside as another story.
If the buffer is abruptly  loaded with a R-C network, the case is different. First is slewing transition, during this phase the buffer works very hard in order to recover the output, which is rising edge in your figure.

After this phase, the buffer goes into class-A (or linear ) region, in this period if you look back into buffer's output, it will exhibit inductive impedance other than resistive. Then the whole circuit is simplified by voltage source, inductive output impedance and r-c network, if r is too small, then L-C oscillation will appear.

Looking back to slew rate tuning, if SR is chosen to be slow, then the buffer requires more time to return class-a opeation.  If such a  span crosses the inductive-impedance region, then a smaller ringing can be observed. But it never disappears.

Such an issue it common in SAR ADC buffer design. You can refer to one TI's application note for more detail (title: I don't remember. Sorry,,,).   

Good luck!

lgy747

回复 14# lishiliang

不一样，因为你的buffer是实际电路，显然不一样，至于它们什么关系，就是buffer越接近理想，2个波形越接近。
为什么不能等效戴维南，因为buffer是实际电路，闭环下是高阶电路，闭环极点2个以上，怎么能等效戴维南？
分析思路和方法就是，要把buffer，开关，及电容作为一个整体电路网络，而不是把buffer割裂成一个理想单元。我前面说整体电路网络A，网络B的Q值概念你应先理解，开环有足够相位裕度和增益裕度，则闭环Q值就不会高，即不会有过冲或振铃

nm2012

遇到了和LZ类似的问题，同求解答