开关，电容，buffer，带宽，过冲，

胡了 · 发表于 2017-3-16 10:00:11

很厉害，学习了

JohnHilo · 发表于 2017-3-16 10:38:39

可以理解为两个RC网络串联，第一个是你运放的输出电阻和电容，第二个是你开关管导通电阻和负载电容。当导通电阻较小时，两个级点很近，会产生过冲；当导通电阻变大，第二个级点成为主级点，就变为一阶RC，观察到的就是时间常数。
你可以改下你运放的输出电阻，观察下输出波形变化来验证

xjli_014 · 发表于 2017-4-18 09:24:21

楼上说的对，输出电阻变化会明显影响过冲现象，还是阻抗匹配问题，单独仿真不仅相位裕度增益裕度也很重要！！

Alvin1234 · 发表于 2020-6-11 15:08:22

楼主现在解决这个问题了吗，初步学习也遇到了这个问题，希望可以指导一下

tangrui3703 · 发表于 2022-2-21 08:53:35

学习了

尼猫 · 发表于 2022-5-17 15:10:15

马克，正好学习一下

敬山一休 · 发表于 2022-5-19 17:29:35

你在做运放的环路稳定性的时候有没有加cs这个电容呢？这个会影响相位稳定裕度的

[求助] 开关，电容，buffer，带宽，过冲，