fpga和ddr3之间的读写接口控制程序

yyzyyx

本人学生一个，目前使用xilinx的v6芯片,和ddr3进行读写,需要编写一个控制接口的模块,但是我刚开始学,很多地方看的糊里糊涂，使用ip核生成的时候，有一个example和user design。有的说example是一个完整的示例，那我想问下我编写的用户接口控制是做什么的，编写之后该如何使用，看了好几天了，看的一头雾水，希望各位网友指教下，真心的感激不尽，也可加本人扣q：529249587，我的大体思路如下，很多地方感觉很不清晰 。always @(posedge clk) begin
if(app_en && app_rdy)                  ////先判断地址是否有效
  begin                 
   if(app_wdf_wren && app_wdf_rdy)              //再判断写入使能信号是否有效
     begin         
          if(！app_cmd)  app_wdf_data<=in_data;   //,如若有效，把写数据接口给地址，向ddr3里写数据。这个写入地址怎么设计？但是这个地方存在一个数据位宽不对应的可能

else if(app_rd_data_valid)              //ddr3给出的数据信号app_rd_data，数据使能信号app_rd_data_valid,

        app_addr<=app_rd_data;     //此步为从ddr3读数据，读出来给用户设计部分，那这个地址怎么说？也存在一个数据位宽多少的问题。应该是写入fifo中进行转换。
      end      
  end
end
endmodule

418478935

v6的ddr3应该是fifo接口，仔细研究下接口时序图吧

yyzyyx

回复 2# 418478935

这是什么意思，fifo接口？是内嵌的还是需要再调用fifo的ip核？
望指教

418478935

回复  418478935

这是什么意思，fifo接口？是内嵌的还是需要再调用fifo的ip核？
望指教
yyzyyx 发表于 2015-4-14 13:17

                               
登录/注册后可看大图

    应该是内嵌的