串联耐压ESD的设计

ailian_0001 · 发表于 2015-3-31 11:05:48

您需要登录才可以下载或查看，没有账号？注册

x

在芯片中，进行ESD设计时，在端口到地的通路上遇到了通过串联两个3.3伏的NMOS到达端口耐5伏的要求，这种结构它的ESD放电的工作原理是怎样的？

crazyboy · 发表于 2015-4-1 22:11:35

第一个NMOS为ISO 管子吧？如果是的话，BV为这个管子的叠加。

jeffej · 发表于 2015-4-2 19:40:57

bdv !!!

tiancai2008 · 发表于 2015-4-10 14:55:04

寄生的diode可以放电

ruking · 发表于 2015-9-9 12:34:29

達到兩個mos的trigger電壓之和才會trigger。。

dabing · 发表于 2015-9-9 20:39:58

回复 1# ailian_0001

ieee上有paper关于这个的说明，或者你在这个论坛搜索柯道明的paper，应该也有这种论文

DOONPENG007 · 发表于 2015-10-16 22:05:29

楼主企业做项目？

[原创] 串联耐压ESD的设计