电容翻转式采样保持电路问题

gengbao · 发表于 2015-1-29 19:35:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 gengbao 于 2015-1-29 19:36 编辑

波形.png

采样波形如上所示，摆幅是1.2V，但是我的波形的峰值为550mV，与0.6V差了近50mV。运放的增益是104.8dB，GBW是934MHz，相位裕度是62.5度，不知道各位大神有什么解决办法，苦恼。
采样保持结构.png

采用的电路总体结构如上所示，所有开关使用boost开关。

运放采用增益增强结构，上图为BN辅助运放结构。

该图是主运放和BP辅助运放结构，并且设计了共模反馈结构。

etiet · 发表于 2015-1-29 22:05:15

本帖最后由 etiet 于 2015-1-29 22:12 编辑

有几个点看看是不是有问题。1,仿一下在你摆幅最大时，AC响应的小信号增益，看看最大摆幅时，是不是增益有较大减小。2,看一下CK1和CK1a的寄生电容Cgd，Cgs，以及和采样电容Cs的相对大小，考虑一下时钟馈通和电荷注入的影响,BSIM4的模型里似乎注入到S和D端是不一样的，所以在保证低极板采样的前提下，那个CK1a有可能注入到两端有不一样的电荷

etiet · 发表于 2015-1-29 22:22:41

回复 1# gengbao

另外，检查下当CK1a关掉，CK1往下降的时候，运放输入高阻点是否有较大的向下的压降，会否让CK1a漏电

残桥挂月 · 发表于 2015-1-30 08:55:31

你确定你的放大器摆幅够大吗。或者说输出的最大值或者最小值能满足要求吗

gengbao · 发表于 2015-1-30 09:19:21

回复 2# etiet

谢谢您的回复，但是对于输出摆幅最大时看小信号增益具体不知道该怎么去仿，希望能详细说一下，谢谢！！！

gengbao · 发表于 2015-1-30 14:48:22

回复 4# 残桥挂月

输出摆幅有1.21V，难道输出摆幅还小？？？

etiet · 发表于 2015-1-30 17:03:29

回复 5# gengbao

在tran分析的option中，找到infotime和actime这两个选项,选定仿真时间点，填上希望的仿真项，比如ac noise stb ，就可以在希望的瞬态仿真的时间点做以上的小信号仿真

etiet · 发表于 2015-1-30 17:05:23

回复 5# gengbao
在tran分析中option里，找一下infotime和actime两个选项，具体用法可以看帮助文档

gengbao · 发表于 2015-1-30 19:56:43

本帖最后由 gengbao 于 2015-1-30 20:01 编辑

回复 7# etiet

按您说的，调整了开关中mos管的尺寸和电容值，最大值达到了580mv.infotime知道怎么设置，但是actime还是不知道怎么设置，并且没从手册找到，上图 QQ截图20150130195504.png

acnames不知道该怎么给，总是显示error。还有就是我直接看了管子的Vdsat估计的摆幅，不知道是否合理，本人小硕一枚，请不吝赐教！！！！

etiet · 发表于 2015-1-30 22:21:38

回复 9# gengbao
先在actime填上tran仿真中的某个时间点，然后下面一行就显示出来了，再在下面一行填上ac,另外，在仿真项里面除了tran分析也要再加上ac分析。你那样看摆幅原则上没错啦，不过这并不意味着满足你的vdsat,增益就不会变。实际上在最大摆幅时，就算所有管子还在饱和区，增益往往也会减小一些，这个变化的大小和你输出的那个cascode管在最大摆幅时Vds比Vdsat大多少有关

[求助] 电容翻转式采样保持电路问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1