在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3320|回复: 3

[求助] 采样保持电路与共模抑制---周末前的纠结

[复制链接]
发表于 2013-9-13 14:50:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sodede 于 2013-9-13 14:52 编辑

1.png
2.png 3.png

论文中看到的,上图为电容翻转式采样保持电路,下图为电荷再分布式采样保持电路。
文中说,与上图相比,下图可以抑制信号共模漂移。因为上图需要运放输入共模电压和输出共模电压相等。
不解。问题1,难道下图输出共模电压不等于输入共模电压?
        问题2:假设1成立,为什么他俩不相等,就可以抑制共模漂移?
求指点。
 楼主| 发表于 2013-9-14 11:15:10 | 显示全部楼层
自顶
发表于 2013-9-16 18:32:15 | 显示全部楼层
同问,大牛们冒个泡吧
发表于 2023-8-30 10:28:35 | 显示全部楼层
下图的好处之一就是可以输入共模可以不等于输出共模,设计灵活度高
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:39 , Processed in 0.020026 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表