门控时钟

fangwang85 · 发表于 2015-1-28 13:15:12

您需要登录才可以下载或查看，没有账号？注册

x

设计用了很多AND的门控，只有AND的门控会有glitch的产生，这个我知道，但是为什么会导致hold很难fix？

zhoufly1234 · 发表于 2015-1-28 16:16:58

为了不破坏当前周期的时钟高电平, AND的ck_en端需在本周期时钟的低电平范围内有效。
所以这个将近半个cycle的delay需要你用delay或buffer cell去垫起来。

fangwang85 · 发表于 2015-1-28 19:59:39

回复 2# zhoufly1234

谢谢回复，没有看懂，我先消化一下，附一张图，不知道您说的是说明情况

登录/注册后可看大图

fangwang85 · 发表于 2015-1-28 20:02:56

clk en端不是在高电平的时候，才会输出clock吗，没有理解您说的低电平有效

zhoufly1234 · 发表于 2015-1-28 21:00:27

clk_en是用来控制打开或关闭下一个周期的clock pulse. 所以它要保证不破坏本周期的pulse

xujin2002ji · 发表于 2015-1-30 14:23:17

把 en用下沿打一拍。

fangwang85 · 发表于 2015-1-30 17:10:18

回复 6# xujin2002ji

谢谢回复，这样就会少垫半个周期的buffer ，如果是OR 的门控，有上面好的方法吗

[求助] 门控时钟